紫外線革命：マイクロチップの未来を形作る見えない1億5千万ドルのマシンの内幕

紫外線リソグラフィ装置は1台あたり1億5,000万ドル以上の費用がかかり、バスほどの大きさです。
業界の観測者たちは、これらの最新世代の装置を「ムーアの法則を救った機械」と呼んでいます。なぜなら、これらが現代の最先端プロセッサを可能にしているからです。
ASMLはEUVリソグラフィシステムの唯一の供給者であり、EUV装置は1台あたり約1億5,000万～1億8,000万ドルです。
台湾積体電路製造（TSMC）は、2019年に7nm+（N7+）プロセスでEUVを量産導入しました。
極端紫外線リソグラフィは、強力なレーザーをスズの液滴に照射してプラズマを生成し、EUV放射を発生させることで13.5nmの光を利用します。装置の消費電力は1メガワットを超えます。
ASMLは2025年に最初のHigh-NA EUV装置EXE:5200を出荷し、開口数を0.55に引き上げ、1時間あたり約175枚のウェハー処理を目指しています。
最初の商用EUVチップは2019年に登場し、TSMCの7nm+（N7+）プロセスとサムスンの7LPPがEUVを使用しました。
輸出規制によりASMLは中国へのEUV販売が禁止されていますが、2024年のASMLの中国向け売上は約70億ドルで、そのほとんどがDUV装置によるものです。
ニコンとキヤノンはEUV開発から撤退しました。ニコンは193nm液浸スキャナーの供給を継続し、キヤノンは2024年に試験出荷を行うナノインプリントリソグラフィ（NIL）に注力しています。
サムスンの14nmクラスDRAMは複数層でEUVを使用しており、マイクロンも次世代DRAMノードでEUVを計画しています。

あらゆる現代のマイクロプロセッサ――スマートフォンのチップからクラウドAIを動かすCPUまで――は、紫外線の光の下で生まれます。実際、地球上で最も先進的な製造装置のいくつかは、シリコンウェハーに目に見えない紫外線レーザーを照射し、マイクロチップを動作させるナノスケールの回路をエッチングしています。これらの装置は1台あたり1億5,000万ドル以上、バスほどの大きさで、ほとんどSFのような複雑さで動作します――それでも、ムーアの法則と、より高速・小型・高効率なプロセッサの継続的な進歩の裏で、知られざる働き者なのです^[1]、^[2]。業界の観測者たちは、これらの最新世代の装置を「ムーアの法則を救った機械」とさえ呼んでいます。なぜなら、これらがなければ最先端チップの製造は事実上不可能だからです^[3]。本レポートでは、紫外線リソグラフィの世界――従来の深紫外線（DUV）と最先端の極端紫外線（EUV）の両方――に迫り、その仕組み、マイクロプロセッサ開発に不可欠な理由、そして今後の展望を解説します。

紫外線リソグラフィは難解な工学のように聞こえるかもしれませんが、その影響は私たちの日常生活で非常に現実的かつ目に見えるものです。シリコン上にますます微細なトランジスタのパターンを印刷することで、UVリソグラフィはテック業界の驚異的な進歩のペースを直接的に可能にしています。あるテックアナリストが率直に述べたように、「ムーアの法則は基本的に崩壊しつつあり、この機械がなければ終わりです。EUVなしでは最先端のプロセッサーは本当に作れません。」^[4] つまり、マイクロチップの未来――そしてそれが生み出すあらゆるガジェットやイノベーション――は、今や極小の波長の光を活用できるかどうかにかかっています。以下では、この光を使った印刷技術がどのように機能するのか、どのようにして最新のEUV技術へと進化したのか、主要なプレイヤー（オランダのツールメーカーASMLからTSMC、サムスン、インテルのようなチップ大手まで）、最近のブレークスルー（次世代EUV装置や代替技術など）、そして業界専門家が今後の道筋について何を語っているのかを解説します。

紫外線リソグラフィとは？

本質的には、リソグラフィはチップ製造において、シリコン上の写真撮影のようなものです。シリコンウェハーに感光性材料（フォトレジスト）が塗布され、機械が集光した光を使って、複雑な回路パターンを投影します。このパターンは、マイクロプロセッサを構成する微細なトランジスタや配線に対応しています。光が当たった部分は化学的にレジストが変化し、その領域がエッチングや加工できるようになり、覆われた部分は保護されたままです。このプロセスを極めて高精度に層ごとに繰り返すことで、チップメーカーは現代の集積回路の複雑な構造を作り上げていきます。

この「印刷」プロセスにおける解像度の鍵は、光の波長です。より細い筆がアーティストにより小さなディテールを描かせるのと同じように、より短い光の波長はチップメーカーがより細かい特徴をエッチングすることを可能にします。数十年にわたり、半導体業界はトランジスタをますます小さく印刷するために、電磁スペクトル上でより短い波長へと着実に進んできました^[5]。1960年代の初期のチップは可視光や長波長の紫外線（g線 436nm、i線 365nm）を使用していましたが、1990年代には最先端技術が強力な深紫外線領域へと移行し、エキシマレーザー（248nmのKrF、後に193nmのArF）が使われるようになりました^[6]。193nmの光は、可視光の約1/5の波長で、2000年代から2010年代にかけてチップ製造の主力となりました。この深紫外線（DUV）リソグラフィは、特にイマージョンレンズや多重露光といった工夫の導入後、最小特徴サイズを約50nm以下にすることを可能にしました^[7]。実際、「エキシマレーザーリソグラフィ」（248nmおよび193nm）は非常に成功し、約20年間ムーアの法則を牽引し、トランジスタサイズの縮小とチップ密度の倍増を予定通りに実現させました^[8]。

しかし、1990年代後半から2000年代初頭には、エンジニアたちは193nm光による波長の壁に近づいていることを認識していました^[9]。~40～50nmよりもはるかに小さいパターンを形成するためには、193nmリソグラフィはますます複雑な手法に頼らざるを得ませんでした。特殊な光学的トリック、マルチパターニング工程（より細かい実効ピッチを得るために同じ層をマスクをずらして複数回露光する）、その他の巧妙な回避策^[10]、^[11]などです。これらの技術によってDUV装置の寿命は延びました（実際、チップメーカーは193nmをダブル、トリプル、クアドラプルパターニングを駆使して、10nmや7nmと称されるノードにまで適用しました）が、その代償として極めて高い複雑性、歩留まりの低下、そして生産コストの急騰が伴いました。2010年代半ばには、従来のDUVがこれ以上の微細化に苦しんでいることは明らかであり、業界はムーアの法則を維持するためにより短い波長の光への飛躍を必要としていました^[12]。

深紫外線（DUV）リソグラフィ：主力技術

深紫外線リソグラフィ（約248nmおよび193nmレーザーを使用）は、何世代にもわたりチップ製造の主力技術となってきました。DUV装置は本質的に極めて精密な投影イメージングシステムです。UVレーザーをパターン化されたフォトマスクと一連の縮小レンズを通して照射し、シリコンウェハー上に縮小された像を投影します。最新の193nmシステムでは、レンズとウェハーの間を超高純度の水で満たす（液浸リソグラフィ）ことで、レンズの開口数を実質的に高め、より小さなパターンを解像できるようにしています^[13]。これらの手法を用いることで、193nm液浸リソグラフィは名目上の波長をはるかに下回る微細パターンの印刷が可能となりましたが、それは解像度向上技術や繰り返し露光を駆使した場合に限られます。例えば、EUV登場以前の最先端7nmノードのチップは、DUVで1層あたり4回のマスク工程（クアドラプルパターニング）を用いて実現されていました。これは精密な位置合わせが要求される驚異的に複雑な作業です。

DUVリソグラフィは非常に成熟しており信頼性が高い。ASML、ニコン、キヤノンなどの企業によるDUV装置は、現在でもチップ製造の大部分の層を処理している（最先端の工場でも、最も重要な層だけがEUVを使用し、それ以外の層は引き続き複数のDUV露光を利用している）。これらの装置はまた、最新のEUV装置よりも大幅に安価である――最高級の液浸DUVスキャナーは約5,000万～1億ドル程度であるのに対し、EUV装置は1億5,000万ドル以上かかる^[14]。その結果、DUV装置は、（特徴サイズが大きく印刷が容易な）旧世代チップだけでなく、先端プロセスにおいてもEUVを補完するものとして不可欠であり続けている。実際、DUVの販売台数は今でも毎年出荷されるリソグラフィ装置の大半を占めている^[15]。チップメーカーは膨大な数のDUVスキャナーを既に導入しており、それらの運用ノウハウも豊富である。

しかし、継続的な改良にもかかわらず、193nm DUVは根本的な限界に達し、それ以上小さくするには現実的でない努力が必要となった。光リソグラフィにおける実用的な解像度は、おおよそレイリー基準に従う：最小特徴サイズ ≈ k₁ · (λ/NA)、ここでλは波長、NAはレンズ開口数である。λが193nmで固定され、NAが約1.35（液浸）で最大化された状態で、チップメーカーは計算上の工夫でk₁を理論的限界まで絞り込んだ――しかし、特徴サイズをさらに縮小するには、λ自体を短くする必要があった。2019年頃までに、TSMCやサムスンなどの大手ファウンドリは、13.5nm波長という新しいリソグラフィ光源を商業的に導入した――これはDUVの193nmよりも約15倍短い^[16]。これにより、極端紫外線リソグラフィの時代が到来した。

極端紫外線（EUV）リソグラフィへの移行

極端紫外線リソグラフィ（EUV）は、はるかに短い波長の光（13.5nm、紫外線とX線の境界付近）を使用してチップを露光します。このはるかに細い「筆」に移行することで、EUVははるかに小さなトランジスタや特徴を単一の露光でプリントでき、先端ノードのDUVで必要だった複雑な多重パターニング工程の多くを回避できます^[17]。実際、EUVリソグラフィは7nm、5nm、3nm世代のチップの大量生産を、全てDUVで行う場合よりもはるかに少ない工程数と高い歩留まりで可能にしました。例えば、台湾のTSMCは2019年に7nm+（N7+）プロセスからEUVをいくつかの重要な層で使用し始めました—EUVを使用した最初の商用プロセス^[18]—その後、AppleのA15やA16 Bionicスマートフォンチップなどを支える5nmノードで広範囲にEUVを活用しています^[19]。サムスンも同様に、2019年初頭に7LPPプロセスでEUVによる量産を開始し、その後5nmやメモリチップ製造にもEUVを導入しています^[20]、^[21]。これらの動きはゲームチェンジャーとなりました。13.5nmの光を使うことで、チップメーカーは以前は複数回のDUV露光が必要だった特徴を単一パターン露光でプリントできるようになり、製造が簡素化され、これまで以上に高密度なトランジスタ配置^[22]が可能になりました。

しかし、EUVリソグラフィは簡単な革命ではありませんでした。EUVを大量生産に適用可能にするまでに、20年以上の研究と約90～100億ドルの研究開発費がかかりました^[23]^[24]。課題は非常に大きく、なぜなら13.5nmの光は193nmの光とは非常に異なる挙動を示すからです。まず、13.5nmではどんな材料も透明ではありません ― 屈折レンズや従来のガラスマスクは使えません。その代わり、EUVシステムは全て鏡による光学系を使用します。つまり、特殊なコーティングが施された多層ミラーを複数並べて13.5nmの光を反射させます（各ミラーは光の一部しか反射できないため、ミラーが増えるほど強度は大きく低下します）^[25]。フォトマスクも透明なガラス板ではなく、反射型のミラー基板です。これら全ては真空中で動作しなければなりません（空気中ではEUVが吸収されてしまうため）。要するに、EUVスキャナーはDUV装置と比べて光学系を完全に再設計しており、特殊な光学部品と極限の精密さが求められます。

次に光源の問題があります。どうやって高強度の13.5nm紫外線を生成するのでしょうか？その答えはSFのようです。EUV装置は、パルス状の高出力レーザーを微小な溶融スズの液滴に1秒間に5万回照射して光を作り出します^[26]、^[27]。各レーザーパルスはスズの液滴を超高温のプラズマに蒸発させ、EUV放射線を放出します――本質的には機械内部で小さな星のような爆発が起きているのです。これらのプラズマフラッシュは目的の13.5nm光と同時に多くの不要な放射線やデブリも発生させるため、システムは適切な波長だけをフィルタリング・収集し、他はすべて遮蔽しなければなりません。EUV光はその後、ミラー光学系で集光され、ウェハー上にパターンとして照射されます。光生成の観点では非常に非効率なプロセス（エネルギーの多くが熱として失われる）であるため、光源を駆動するレーザーは非常に強力でなければなりません。EUVスキャナーの光源は、高度な量産に十分なEUV光子フラックスを供給するために、1メガワット超の電力を消費することもあります^[28]。対照的に、193nmエキシマレーザーはそのごく一部の電力しか使いません。これがEUV装置に巨大な電力と冷却の要件がある理由であり、ナノインプリントリソグラフィ（レーザーを全く使わない）が約90%の省エネを謳う理由です^[29]。

この複雑さはそれだけでは終わりません。EUV光子は非常に高エネルギーなため、フォトレジストに微妙な確率的効果（無対策だと欠陥を引き起こすランダムな変動）を誘発することがあり、EUVマスクは通常のペリクルで簡単に保護できません（特殊なEUVペリクルの開発も数年がかりでした）。システムのあらゆる部分――真空ステージ、秒速で動く6自由度ウェハーポジショナー、多層ミラーの欠陥検査まで――が工学の限界に挑みました。「非常に難しい技術で、複雑さの点ではおそらくマンハッタン計画クラスだ」と、インテルのリソグラフィ部門ディレクターは述べ、EUV開発の困難さを示しています^[30]。

長年にわたり、多くの専門家がEUVが実用化されることはないだろうと疑っていました。主要企業であるニコンとキヤノンは、あまりにも多くの障害に直面したため、EUVの研究を断念し、ASML（オランダ）だけがこの技術を推進する企業として残りました^[31]^[32]。ASMLの賭けは最終的に実を結びましたが、それは支援なしではありませんでした。2012年、EUVの戦略的重要性を認識した大手半導体メーカーのインテル、TSMC、サムスンが、ASMLに約40億ドルを共同出資し、EUV開発を加速させました^[33]。2017年には、ASMLがついに量産対応のEUVスキャナー（モデルNXE:3400B）を発表し、2019年にはEUVで製造された最初の商用チップが出荷され始めました^[34]^[35]。業界関係者はこれを画期的な瞬間と称賛し、長らく遅れていたEUV革命が半導体ロードマップを延命させる形でついに到来したと評価しました。MIT Technology Reviewは、ASMLのEUV装置について「垂涎の的となる装置…13ナノメートルという微細なマイクロチップ構造の製造に使われ…10万個の小さな機構が詰め込まれている…顧客に1台納品するのにジャンボジェット4機分の輸送が必要」と述べています^[36]。要するに、EUVスキャナーは現代工学の驚異であり、これまでにない規模と複雑さで紫外線を活用する装置なのです。

なぜUVリソグラフィがマイクロプロセッサに重要なのか

この複雑さのすべての見返りは単純です：より小さなトランジスタと高いチップ性能です。より細かいパターンを印刷することで、チップメーカーは同じ面積により多くのトランジスタを詰め込むことができ（通常はより高い計算能力やチップあたりのコスト削減を意味します）、信号が通過しなければならない電気容量や距離を減らすことができます（これにより、より高速なスイッチング速度と低消費電力が実現します）。これがムーアの法則の本質であり、トランジスタの寸法を縮小して各チップ世代により多く詰め込むこと、そしてリソグラフィがその進歩の根本的な推進力なのです^[37]、^[38]。新しいスマートフォンチップが「3nmプロセス」で作られているとか、サーバーCPUが「5nm EUV技術」で作られていると聞くとき、これらの数字は主に高度なリソグラフィが非常に小さなパターンを定義できる能力を反映しています（ノード名はややマーケティング的ですが、EUVによって可能になった密度向上と相関しています）。

紫外線リソグラフィの重要性は、これらの進歩がなかった場合を考えると最もよくわかります。もし業界が193nm DUVだけに固執していたら、チップメーカーは依然として非常に高性能なチップを作る方法を見つけていたかもしれませんが、非常に多くの繰り返し処理ステップ（および歩留まりを下げる複雑さ）が必要となり、コストが急騰し進歩が劇的に遅くなっていたでしょう。実際、2010年代半ばごろには、光リソグラフィが限界に達していたため、ムーアの法則の終焉が間近と予測する人もいました。EUVはまさにそのタイミングで新たな命綱を提供しました。最先端でよりシンプルな単一露光パターニングを復活させることで、EUVはスケーリングロードマップを延長し、少なくともあと数世代は進歩を可能にしました。今日の最先端チップの多くはEUVのおかげで存在しています。例えば、Appleの最新AシリーズスマートフォンプロセッサやMシリーズMacチップは、TSMCによって5nm EUVプロセスで製造されており、数百億個のトランジスタ数と、前世代に比べて大幅な速度・効率向上を実現しています^[39]。AMDのRyzen CPUやGPUも、多くがTSMCの7nmまたは5nm EUVノードで製造されており、同様に密度向上と省電力化の恩恵を受けています。最先端のAIアクセラレータやデータセンタープロセッサも、EUVベースの5nm/4nmプロセスに依存しており、行列演算エンジンを高密度に詰め込み、電力・熱管理を実現しています。

論理チップだけではありません。メモリチップもUVリソグラフィの進歩から恩恵を受けています。高性能DRAMのメーカーは、最新世代の一部重要層でEUVを使い始めています（例：サムスンの14nmクラスDRAMは複数層でEUVを使用）ビット密度の向上と歩留まり改善のためです^[40]。マイクロンも次世代DRAMノードでEUVを導入予定です。メモリでEUV層が増えるほど、チップあたりのストレージギガビット数が増え、ビット単価が下がります。つまり、同じ価格でデバイスに搭載できるメモリが増えるということです。実際、ASMLのCEOピーター・ウェニンク氏は、AIとデータ需要の急増がメモリメーカーにEUVの迅速な導入を促していると指摘しています—「DRAMメーカーは現行および将来ノードでより多くのEUV層を使用している」と述べ、これが業界全体でこれらの装置の需要を押し上げているとしています^[41]。

要するに、UVリソグラフィはマイクロプロセッサの性能に直接影響します。より小さなトランジスタを製造できることで、1チップあたりのコア数やキャッシュを増やせるだけでなく、各トランジスタのスイッチングに必要な電力も削減できます。そのため、各プロセス世代の進化ごとに15～30%の性能向上や20～50%の消費電力削減が同じ設計で実現したり、あるいはトランジスタ密度の倍増以上が可能になります。例えば、TSMCが7nm（主にDUV）プロセスから5nm（EUV）に移行した際には、論理密度が約1.8倍、速度が約15%向上（同一消費電力で）しました^[42]。これらの進歩は、スマートフォンの高速化、データセンターの効率化、高性能計算分野でのブレークスルーにつながっています。紫外線リソグラフィは、これらの進化をシリコンに刻み込む見えざる手です。ある業界リサーチディレクターはこうまとめています：「EUVなしでは、最先端プロセッサは本当に作れない」^[43]—それほど進歩のカーブを維持する上で重要なのです。

現状の最先端技術と主要プレイヤー

2025年時点で、紫外線リソグラフィはすべての先端半導体工場の中核技術となっており、少数の主要企業と技術が支配しています。現在の状況とそれを牽引する主な勢力を見てみましょう：

ASML（オランダ） – リソグラフィーの要。 ASMLは、EUVリソグラフィーシステムの唯一の供給者であり、世界的に^[44]。2010年代後半、競合他社が撤退した後、ASMLはEUVスキャナーを商業化した最初（かつ唯一）の企業となった^[45]。同社のEUV装置（1台あたり約1億5,000万～1億8,000万ドル^[46]、^[47]）は、すべての最先端チップメーカーで使用されている。ASMLはまた、DUVスキャナーも製造しており（この分野ではニコンやキヤノンと市場シェアを争っている）。EUVのおかげで、ASMLは世界で最も価値のある半導体製造装置企業の一つに成長し、最先端リソグラフィー技術において事実上の独占を握っている。最先端のファブ1カ所で10～20台のASML製EUV装置が必要となる場合もあり、数十億ドル規模の投資となる。2021年時点で、すでに100台以上のEUV装置が現場で稼働しており^[48]、TSMC、サムスン、インテルがEUVの利用を拡大するにつれて、その数は増え続けている。（特筆すべきは、輸出規制により、ASMLは戦略的重要性から中国へのEUV装置の販売を現在禁止されている点である^[49]。）
TSMC（台湾） – EUVのファウンドリパイオニア。 TSMCは世界最大の受託半導体製造企業であり、量産でEUVを最初に導入した企業です（2019年の7nm+「N7+」ノードが業界初のEUVプロセスでした）^[50]。TSMCはその後、5nm世代（2019～2020年）や4nm/3nmノードでEUVを広範囲に活用し、Apple、AMD、Nvidiaなど多くの企業向けに世界最高水準の歩留まりでチップを生産しています。TSMCは複数の重要層でEUVを使用することで、これらのノードを特徴づける高密度化を実現しました。TSMCがEUVをいち早くマスターしたリーダーシップは、近年プロセス技術でインテルをリードする大きな要因となっています。今後もTSMCは、現行のEUV（0.33 NA）を3nmや2nmノードまで使用し続ける計画であり、それ以降に向けて次世代EUVの導入を検討しています^[51]。（興味深いことに、TSMCは急いで2nm時代のプロセス（2027～2028年頃）で最初のHigh-NA EUVツールを導入することはせず、経済性が見合うまで待つ意向を示しています^[52]。）
サムスン（韓国） – メモリとロジックのアダプター。 サムスンはロジック向けEUV導入に素早く対応し、2019年には7nm EUV量産を発表しました（Exynosモバイルプロセッサや一部のQualcomm Snapdragonチップで使用）。また、サムスンはメモリ分野でのEUV活用も先導し、DRAM製造で初めてEUVを使用（1z-nm DRAMノード）し、V-NANDの積層にもEUVを導入しました^[53]。サムスンの華城（ファソン）にあるEUV対応ファブラインはショーケースとなっており、同社はファウンドリ事業とメモリ事業の両方でEUVへの投資を続けています。TSMC同様、サムスンもASMLの次世代High-NA EUVの顧客ですが、サムスンがこれらのツールを量産に導入する時期はまだ最終決定していないと報じられています^[54]。その間、サムスンの現行フラッグシッププロセス（5nm、4nm、3nm Gate-All-Aroundトランジスタ）はすべてEUVを活用してマスキング工程を削減しています。サムスンは依然として多くのチップをDUVや旧世代ツールで生産していますが、最先端分野では完全にEUVを採用しています。
インテル（米国） – 最前線への復帰を目指して疾走中。 長年リソグラフィーのリーダーであったインテルは、10nmノード（高度なDUV多重パターニングを使用）で遅延が発生し、EUV導入で遅れをとりました。しかし、その後、追いつくために多大な投資を行っています。インテルの最新プロセス世代（「Intel 4」「Intel 3」としてブランド化、概ね7nmおよび5nmクラスに相当）は、複数層でEUVリソグラフィーを使用しています。例えばIntel 4は、同社の次期Meteor Lake CPUの製造にEUVを採用しています^[55]。また、インテルはASMLへの初期投資家でもあり、ASMLのHigh-NA EUV装置への優先的なアクセス権を確保しています。世界初のHigh-NA EUV装置（EXE:5000シリーズ）を2023年に研究開発用として受領し、2024～2025年までに初の量産用High-NA装置（EXE:5200）を受け取る予定です^[56]、^[57]。インテルは、これらのHigh-NA EUVスキャナーを1.8nmおよび14Å世代ノード（2027年頃）で使用し、プロセスリーダーシップを取り戻すという野心的なロードマップの一環としています^[58]、^[59]。新CEOのもと、インテルはEUVの導入を公然とアピールし、近い将来、EUVを用いて他社向けにチップを製造するファウンドリーサービスにも取り組む姿勢を示しています。
ニコンとキヤノン（日本） – DUVのベテラン、代替技術を模索。 ニコンとキヤノンはかつてリソグラフィ装置の主要サプライヤーでした（1990年代には特にニコンが最先端ステッパーでリードしていました）。両社は現在もDUVリソグラフィ装置を製造し続けています。実際、ニコンは長年にわたりインテルやメモリメーカーに装置を供給してきました。しかし、どちらの企業もEUVソリューションを提供しませんでした。両社とも2000年代初頭の研究の後、EUV開発から撤退し、その市場をASMLに譲りました^[60]。現在、ニコンは依然として193nm液浸スキャナーを量産向けに販売しています（特に最先端でないファブや補助的な装置として使用）。一方、キヤノンはナノインプリントリソグラフィ（NIL）のような特殊なニッチ分野に注力しています。キヤノンの新しいNIL装置は、チップパターンを機械的に「スタンプ」することを試みており、EUV装置よりも一桁低いコストと90%少ない電力消費を主張しています^[61]^[62]。キヤノンは2024年に最初のNIL装置の試験出荷を開始しました^[63]。NILは特定用途で破壊的技術となる可能性があると見る向きもあります（従来のリソグラフィと併用して単純な層やメモリデバイスに使える可能性があります）が、最先端・高密度ロジックの大量生産にはまだ実証されていません^[64]。現時点では、ニコンとキヤノンはDUV分野（および旧世代ノード）で依然として重要な存在ですが、ASMLが最先端マイクロプロセッサーに必要な先端リソグラフィで事実上の独占状態にあります。
中国の野望 – 制限下でのギャップ縮小。 SMICのような主要な半導体工場を有する中国は、現在EUV技術へのアクセスを欠いています。ASMLは、米国主導の輸出規制のため、中国にEUVスキャナーを販売したことがありません cnfocus.com。2023年からは、ASMLの最新のDUV液浸装置の中国への販売もオランダ政府の許可が必要となっています^[65]。これにより、中国国内でのリソグラフィー技術の開発が促進されています。中国のリソグラフィー装置メーカー最大手であるSMEE（上海微電子装備）は、90nmおよび28nmクラスのDUVリソグラフィー装置を開発したと報じられていますが、EUVにはまだ遠く及びません（EUVは膨大な特許と物理的な難題が伴います）。その結果、SMICのような中国の半導体工場は、古いDUV多重パターニング技術を使って7nm相当のチップを製造することに成功しましたが、EUVを必要とする最先端からは数世代遅れています。世界市場の動向は地政学と深く絡み合っており、リソグラフィー装置は戦略的資産となっています。2024年、ASMLの中国向け売上（主にDUV装置）は約70億ドルでした^[66]が、輸出規制強化により今後の成長は不透明です。一方、他地域での需要は急増しており、ASMLは中国リスクがあっても2025年にEUV事業が約30%成長すると見込んでいます^[67], ^[68]。

課題と最近の進展

紫外線リソグラフィーは目覚ましい進歩をもたらしましたが、同時に継続的なイノベーションを促す重要な課題にも直面しています。ここでは主な課題と、それに対応する最近の進展を紹介します。

ツールのコストと複雑さ: EUVスキャナーの価格（1台あたり約1億5,000万ドル以上）と、その非常に高い複雑さは、半導体メーカーの参入障壁を高めています^[69]。これらの装置を大量に保有できる企業はごくわずかです。コストを正当化するには、ファブは高い稼働率と高い歩留まりが必要です。進歩: 次世代のHigh-NA EUV装置はさらに高価（1台あたり3億ドル超）ですが^[70]、より高いスループットと解像度を約束し、トランジスタあたりのコスト低減が期待されています。さらに、機械学習や計算リソグラフィの取り組みにより、各装置の性能最大化（パターン忠実度やプロセスウィンドウの改善）が進んでいます。
スループット（スキャナー速度）: 初期のEUV装置は、光源出力の制限や繊細な光学系のため、DUV装置よりも1時間あたりのウエハー処理枚数が少なかったです。スループットが低いとファブの生産性も下がります。進歩: EUV光源出力は着実に向上しており（現在の光源は250W超、初期生産装置は約125W）、ASMLの最新EUVスキャナーは最適条件下で約160枚/時のウエハー露光が可能です。今後登場するHigh-NA EUVシステムは、数値開口数がより高い新設計の光学系0.55 vs 0.33を搭載し、解像度が向上する一方で、当初は露光フィールドサイズが小さくなります。これを補うため、ASMLは最終的に約185枚/時のスループットを目指してこれらの装置を設計しています。実際、ASMLは2025年に初のHigh-NA EUVモデル（EXE:5200）を出荷し、現行EUV装置比で生産性が60%向上、約175枚/時と、DUVスキャナーと同等の水準になるとしています^[71]。
欠陥と歩留まり: EUVは反射型マスクを使用し、ナノスケールで動作するため、欠陥管理が非常に重要です。ごく小さなマスク欠陥や粒子がウエハー上に転写される可能性があり、EUV用フォトレジストやプロセスも最適化されていないとランダムな欠陥（確率的問題）が発生します。進歩: 業界は多くの試行錯誤の末、EUV用の保護マスクペリクル（マスクへの粒子付着防止）を開発しました。フォトレジストの化学も進化しており、新しいレジスト材料やアンダーレイヤー技術によって感度やラインエッジラフネスが改善されています。半導体メーカーによれば、EUV導入初期の歩留まり問題はほぼ克服され、欠陥率は従来ノードと同等になっています^[72]。それでも、研究者たちはレジストやマスク技術の改良（金属酸化物レジストなどEUV向けの新しいアプローチも含む）を続けています。
消費電力: 先述の通り、EUVスキャナーは非常に多くの電力を消費します。レーザー光源、真空ポンプ、冷却システムなどで、それぞれがメガワット級の電力を必要とします^[73]。これが大きな運用コストにつながり、ファブの環境負荷も高めています。進歩: ナノインプリントのような代替リソグラフィー手法は、消費電力を大幅に削減することを目指しています（キヤノンは90%の省エネを主張）^[74]。EUV自体でも、エンジニアはより効率的な光源（例：レーザーエネルギーからEUV光への変換効率向上）を追求しており、将来の装置ではより少ない入力電力でより多くの光を生成できるようになります。光源効率やミラー反射率のわずかな向上でも、数千枚のウェハーを処理する中で大きな省エネ効果が得られます。
光学解像度の限界: 13.5nmのEUVでも、いずれスケーリングの限界に達します。現在のEUV装置（0.33 NA）は約30nmピッチのパターンを十分に形成できますが、それ以下ではマルチパターニングやHigh-NA EUVが必要になります（2nmノードやそれ以下）。進歩: High-NA EUVは、まさに次の大きなステップです。新しい光学設計でレンズNAを0.55に高めることで（これには新しい6インチマスクサイズと全く新しい装置プラットフォームが必要）、約30～40%小さいパターンを解像できるようになります^[75]。ASMLによれば、High-NA EUVはより細かいパターンと密なピッチを可能にし、チップ上のトランジスタ密度をほぼ3倍にできるとしています^[76]。最初のHigh-NA EUV装置は2025～2026年ごろにIntelでパイロット使用され、2028年ごろには量産用途が見込まれています^[77]。この進展により、業界は2nm、1.5nm、1nmノード（名称に反して、実際のパターンピッチは十数ナノメートル台）まで進むことができます。それ以降は、さらに短波長の「Beyond EUV」や革新的なパターニング手法など、他のアプローチが必要になるかもしれません。
代替リソグラフィ技術: 重要なリソグラフィ能力が1社（ASML）と1つの技術（EUV）に集中していることから、代替または補助的な技術への関心が高まっています。進展: キヤノンのNIL以外にも、指向性自己組織化（DSA）―特殊な材料を用いて非常に細かいパターンを自発的に形成させる方法―があり、特定の構造でリソグラフィを補完できます。別のアプローチとしては、多光子または量子リソグラフィがあり、こちらはまだ主に学術段階です。電子ビームリソグラフィ（電子ビームによる直接描画）はマスク作成や試作に使われていますが、量産には遅すぎます。それでも、企業はニッチなパターニング向けにマルチビーム電子ビーム装置を模索しています。これらの代替技術が成熟すれば、将来的には光リソグラフィの負担を軽減したり、一部の層でコスト削減につながる可能性があります。現時点では、これらは「あると嬉しい」研究であり、光UVリソグラフィが不可欠な主力であり続けています。

専門家の見解と今後の展望

業界専門家の間では、紫外線リソグラフィが今後も半導体製造の要であり続けるというのがコンセンサスですが、進化は続きます。「私たちはエンジニアリングと開発を続けています…私たちと顧客の双方にとって急な学習曲線です」と、ASMLの広報担当者はHigh-NA EUVの導入について述べており、各新たな飛躍（High-NAのような）には大規模な微調整が必要であることを強調しています^[78]。アナリストも、コスト効率が導入を左右すると警告しています: 「一部の半導体メーカーは技術リーダーシップを得るために[High-NA EUV]を早期導入するかもしれませんが、大多数は経済的に合理的になるまで採用しないでしょう」とSemiAnalysisのJeff Koch氏は述べ、ほとんどの企業はその利点がコストに見合う2030年頃まで待つだろうと予測しています^[79]。これに対し、ASMLのCEOピーター・ウェニンク氏はHigh-NAの価値がより早く証明されると主張しています: 「顧客とのやり取りですべて見えているのは、High-NAの方が[彼らにとって]安い」と、次世代スケーリングの実現について述べています^[80]。この楽観的な見方は、複雑さが増す中で、より高度なリソグラフィが実際には全体コストを削減する可能性があることを示唆しています。余分なプロセス工程を省けるためです。

ASMLの中心的な役割は過大評価できない――この事実は各国政府も認識している。最先端の半導体チップが経済的・軍事的優位性をもたらす世界において、リソグラフィ装置は戦略的資産となっている。オランダ政府（米国の支援を受けて）は、ASMLの先端装置の中国への輸出を厳しく制限している^[81]。この措置は「北京の半導体野望を阻止する」^[82]ことを目的としている。これにより、世界の半導体サプライチェーンは二分化されている。最先端のロジックチップは現在、台湾、韓国、そして近い将来TSMCやインテルの米国工場など、限られた場所でのみ生産されており、いずれもASMLのEUV装置を使用している。中国も旧世代ノードで追いつき、国産リソグラフィ技術を開発するために多額の投資を行っているが、専門家は、知識や知的財産の壁が高いため、たとえ追いつけたとしても同等レベルに達するには何年もかかると見積もっている。

一方で、UVリソグラフィ装置の需要は半導体ブームとともに急増している。AIや高性能コンピューティングの成長により、主要ファブは生産能力の拡大を進めている。ASMLのEUV装置の受注残は過去最高を記録し、直近の四半期では受注額が100億ドルに膨らみ、その大半が将来のEUVおよびHigh-NAシステム向けである^[83]。同社は、EUV関連の売上高が2025年に約40～50％増加すると予測している^[84]。これにより、メモリや中国からの需要が鈍化しても、総売上高の押し上げが期待されている^[85]。言い換えれば、最先端リソグラフィ市場は堅調かつ成長中であり、ASMLは今後も毎年数十台のEUV装置を出荷する見込みだ。2030年までにはHigh-NA EUVが普及し、EUVの次の時代についての議論が始まるだろう。

次に何が来るのでしょうか？一部の研究者は「EUVのその先」について語っています。たとえば、さらに短い波長（約6～8nm）の軟X線領域や電子/イオン投影リソグラフィーの利用などですが、これらの道はいずれも困難な物理的課題に直面しています。現時点での業界戦略は、EUVを最大限に活用することです。まずはHigh-NA EUVを導入してあと1～2世代の微細化を進め、さらにEUVと巧妙なプロセス統合（チップレットアーキテクチャや3D積層など、モノリシックな2D微細化の必要性を緩和する手法）を組み合わせます。リソグラフィーは今後も複数の技術が混在します。DUVはなくならず（EUVと併用されます）、ナノインプリントのような新しい手法も、主流プロセスを補完するニッチを見つけるかもしれません。ただし、光リソグラフィーからの抜本的な転換には、チップ設計のパラダイムシフトも必要となるでしょう。これは大量生産の現場ではまだ現実的ではありません。

TSMC会長のMark Liu氏の言葉を借りれば、半導体業界は何十年もの間、明確な目標を持って「トンネルの中で働いてきた」のです。それは微細化、微細化、微細化^[86]。紫外線リソグラフィーは、そのトンネルを照らす光でした。最初は水銀ランプと原始的なUVから始まり、エキシマ深紫外線レーザーへと進化し、20年以上にわたり業界を支えました^[87]。そして今、極端紫外線（EUV）の時代に到達し、トンネルはさらに延びています。この道のりは決して平坦ではなく、勝利の瞬間と頻繁な疑念に彩られてきましたが、その成果は驚くべきものです。数十原子幅の構造が数十億個も大口径ウェハー上に完璧にパターン化され、ひと世代前には不可能と思われた計算能力を実現しています。

今後を見据えると、マイクロプロセッサの開発はこれまで以上にリソグラフィーと密接に結びついています。次世代のCPU、GPU、AIアクセラレータの性能や機能は、その特徴をどれだけ微細かつ確実にプリントできるかに大きく左右されます。紫外線リソグラフィーこそが、それを可能にする主役のツールです。業界の専門家は、High-NA光学系からより賢いソフトウェア、そしてNILやDSAのような型破りなアイデアまで、継続的なイノベーションによってリソグラフィーは進化し続けると楽観視しています。ASMLのCEOは、EUVとその拡張技術のロードマップは今後10年は堅実だと述べており、チップメーカーにとって改善を続けるための明確な滑走路があるとしています。世界市場の動向は健全な成長と激しい競争を示していますが、同時にいくつかの重要な技術とサプライヤーに集約されつつあります。

まとめると、紫外線リソグラフィーの世界は、最先端の物理学と工学、そして高リスクな経済・戦略が融合したものです。UV光という目に見えない領域で動作していますが、その影響は年々高性能化するマイクロプロセッサという形ではっきりと現れています。次に「ナノメートル」チップの新たなブレークスルーの話を耳にしたときは、舞台裏で活躍する紫外線革命を思い出してください。深紫外線から極端紫外線、そしてその先へ――これらの技術こそが本当にマイクロチップの未来を形作り、人類の技術進歩の物語に新たな一行を刻み続けているのです。一度に一閃の光子で。

出典

C. Thompson, 「ムーアの法則を救ったマシンの内部」 MIT Technology Review, 2021年10月27日 ^[88]^[89]
Wikipedia, 「フォトリソグラフィー – 現在の最先端ツールは193nmの深紫外エキシマレーザーを使用」 ^[90]
M. Chaban, 「道を照らす：ASMLがムーアの法則を復活させた方法」 Google Cloud Blog, 2023年3月28日 ^[91]^[92]
Orbit Skyline（半導体FABソリューションブログ）「EUVリソグラフィーの未来とその先を探る」2024年11月4日 ^[93]
T. Sterling, 「インテル、チップ製造の優位性を求めて3億4000万ドル超でASMLシステムを注文」 Reuters, 2022年1月19日 ^[94]
T. Sterling, 「ASMLの次なるチップ課題：新型3億5000万ドル『High NA EUV』マシンの展開」 Reuters, 2024年2月9日 ^[95]
TrendForce News, 「ASML、初のHigh-NA EUV EXE:5200出荷を確認…」2025年7月17日 ^[96]
T. Sterling, 「オランダ政府、ASMLの中国向け販売の大部分を輸出データから除外」 Reuters, 2025年1月17日 ^[97]
A. Shilov、「新しい『スタンピング』チップ製造技術はEUVより90%少ない電力を使用」Tom’s Hardware、2024年1月31日 ^[98]
Samsung Newsroom、「サムスン電子、新EUVラインで量産開始」、2020年2月 ^[99]
台湾積体電路製造（TSMC）、「7nm FinFET Plus（N7+）技術－EUVを初採用（2019年）」^[100]
S&Pグローバル・マーケット・インテリジェンス、「ASML、EUVおよびHigh-NA需要急増でAI主導の回復へ」、2023年9月 ^[101]